CoWoS-S 和 CoWoS-R 是台积电 (TSMC) 的两种芯片封装技术——晶圆基封装 (CWBS) 和基板基封装 (HBM)。这两种技术均旨在将高性能处理器、芯片组和高带宽内存 (HBM) 集成于单个封装内。这缩短了计算组件和存储组件之间的电气连接，从而实现了比传统封装更高的带宽和更佳的能效。它们的主要区别在于连接芯片的中介层所使用的材料和结构。
CoWoS-S采用硅中介层。“S”代表硅。逻辑芯片和 HBM 堆叠层安装在包含极高密度金属布线的硅片上。硅通孔 (TSV) 将电信号和电源垂直穿过中介层传输到下方的封装基板。由于半导体制造工艺能够在硅片上制造非常精细的布线，CoWoS-S 具有极高的互连密度。台积电还在硅中介层中集成了嵌入式深沟槽电容器，有助于稳定高要求处理器的电源供应。
这些特性使得CoWoS-S特别适用于处理器和内存之间需要最高通信密度的系统。其成熟的硅基设计自2012年投产以来，已广泛应用于高性能计算和人工智能加速器。台积电表示，目前的CoWoS-S技术可支持尺寸约为3.3倍光罩尺寸（约2700平方毫米）的硅中介层。
然而，制造超大型硅中介层在技术上难度大且成本高昂。中介层必须使用晶圆制造设备生产，其尺寸受到光刻、晶圆加工、良率和机械性能等因素的限制。随着封装尺寸的扩大以容纳更多的计算芯片和HBM堆叠，制造单个无缺陷的硅中介层变得越来越具有挑战性。
CoWoS-R通过以重分布层 (RDL) 中介层取代硅中介层来解决这一尺寸缩放问题。“R”代表 RDL。该中介层并非由实心硅晶圆制成，而是主要由聚合物介电层和铜线构成。台积电的 CoWoS-R 于 2023 年投入量产。其 RDL 中介层目前支持最小间距为 4 微米的布线，对应于铜线和铜间距均为约 2 微米。
RDL结构的刚性低于硅。其机械柔韧性有助于吸收芯片、中介层和有机封装基板之间热膨胀系数差异引起的应力。这可以提高连接中介层和基板的C4焊点的可靠性。台积电的研究表明，多层RDL可以起到应力缓冲作用，并在大型异质封装中提供强大的焊点可靠性。
CoWoS-R 还具有更强的封装尺寸可扩展性。台积电建议，当所需的中介层尺寸超过约 3.3 倍光罩尺寸时，应采用 CoWoS-R 或 CoWoS-L。因此，RDL 平台对于包含众多芯片或存储堆栈的超大型 AI 和 HPC 封装极具吸引力。其铜箔布线可提供良好的信号和电源完整性，同时避免制造一个巨大的硅中介层。
CoWoS-R 的缺点在于，它通常无法提供与全硅中介层相同的互连密度或集成电容能力。如果优先考虑最大布线密度、成熟的性能和紧密集成的供电功能，CoWoS-S 仍然是更佳选择。而如果封装尺寸、机械灵活性、可扩展性以及可能更简单的大面积制造工艺更为重要，则 CoWoS-R 更为合适。
结论： CoWoS-S 通过硅中介层优先考虑最大互连密度和电气性能，而 CoWoS-R 则通过聚合物和铜 RDL 中介层优先考虑大封装可扩展性和机械柔性。两者都支持先进的异构集成，但它们解决的是现代人工智能和高性能计算系统中不同的工程挑战。
（来源：编译自semiwiki，谢谢）
官方公众号
