邀请函｜硬核技术分享・一博科技2026福州技术研讨会

　　（来源：一博科技）

　　会议前言

　　感谢您一直以来对一博的关注和支持，我们真诚邀请所有关注电路信号完整性，高速PCB设计仿真技术的管理人员、工程师和研究人员参与。

　　日程安排

时间	演讲议题
13:00-13:45	来宾签到，领取资料
13:45-14:15	开场介绍
14:15-14:45	跨越芯片与PCB的设计鸿沟：基于Layout Guide实战解析
14:45-15:20	穿越 HDI 深水区：高密度设计与工艺攻坚
15:20-15:50	问题答疑、茶歇
15:50-16:10	好PCB 的底气，到底藏在哪道工艺里
16:10-16:40	阻焊对焊接的影响及如何找到最佳PCB拼板布局
16:40-17:15	别再"踩坑"了！DDR5从PCB布局到一致性测试的实战指南
17:15-17:30	总结，问题答疑

　　话题摘要

　　跨越芯片与PCB的设计鸿沟：基于Layout Guide实战解析

　　在硬件开发中，设计指导书（Layout Guide）是芯片公司为保障器件性能和系统稳定性而提供的重要参考。然而，工程师们常常会遇到一个现实问题：是不是只要严格遵守这些指导书，就能确保PCB设计的性能？为什么不同厂商的指导书之间有时会出现矛盾？本次研讨会将从物理规则与电子规则的关系出发，深入探讨如何正确理解和应用设计指导书中的要求，避免机械照搬，真正实现硬件产品的性能目标。帮助工程师突破“只要遵守指导书就万事大吉”的误区，掌握正确理解设计规则的方法，在面对不同厂商指导书的矛盾时，能够基于物理与电子规则的统一理解做出合理取舍，从而实现高性能、可靠的硬件产品设计。

　　穿越 HDI 深水区：高密度设计与工艺攻坚

　　AI 时代硬件突破的核心，在于高密度互连（HDI）技术。它推动系统向更高集成、更强性能演进，也将硬件设计带入真正的 “深水区”。本次分享聚焦四大方向：解析任意阶 HDI 等先进工艺与选型；以 IPC 标准构建可制造性与高可靠性体系；应对 AI 加速、汽车电子在信号完整性、功耗、散热的集成挑战；探索 HDI 与先进封装协同演进路径。诚邀您深入 HDI 设计深水区，共探下一代硬件的性能边界与技术未来。

　　阻焊对焊接的影响及如何找到最佳PCB拼板布局

　　焊盘阻焊开窗、阻焊厚度是PCB设计和制造中的重要管控环节，它决定铜箔之间的有效安全间距，设计及制板加工不当均会导致后段焊接时虚焊、桥连风险。精准尺寸、合理间距和厚度，适配的焊接工艺方可保障焊接的可靠性和可制造性。PCB拼板是多个相同和不同印制电路板组合成一个大板进行生产，以提高SMT贴片效率，降低成本。满足生产可制造性前提下，如何找到最佳拼板布局，达成设计、制板、焊接成本平衡，将变得更加重要。

　　别再"踩坑"了！DDR5从PCB布局到一致性测试的实战指南

　　驾驭极速，决胜存算未来！本话题将带您解锁DDR5的全新技术图谱，深入探讨其在高带宽、低功耗及高可靠性方面的革命性突破。分享DDR5领域的设计与仿真‘避坑’指南，通过解析高密度PCB布局、严苛的仿真边界条件等真实案例，让您提前预见并规避研发风险。同时，针对DDR5测试中常见的信号失真与一致性难题，我们将提供一套经过实战验证的测试策略与案例，从测试环境搭建到测试报告深度解读，全方位赋能工程师提升一次打样成功率，加速产品上市进程。

　　讲师介绍