很多人以为芯片制程数字越小性能越强，其实不然。当台积电宣布3nm工艺量产时，其晶体管密度较5nm仅提升1.6倍，远低于摩尔定律预期的2倍。这种数字游戏背后，是FinFET向GAA（全环绕栅极）架构转型的必然选择——三星在3nm节点直接跳过改良版FinFET，采用MBCFET（多桥通道场效应晶体管），本质是通过纳米片堆叠实现更精准的沟道控制。
晶体管架构的物理极限：FinFET在20nm节点解决了平面MOSFET的短沟道效应，但当制程推进至3nm时，鳍片宽度已接近物理极限（约5nm）。此时继续缩小尺寸会导致漏电流激增，静态功耗占比超过动态功耗的40%。三星的GAA方案通过将硅纳米片垂直堆叠，用栅极完全包裹沟道，将漏电率降低至FinFET的1/3，但代价是制造工序增加27%，良率损失达15个百分点。
听起来可能反直觉，但台积电在3nm节点选择改良版FinFET并非技术落后。其N3工艺通过优化高K金属栅极（HKMG）材料和应变硅技术，在维持80%良率的前提下，将晶体管密度提升至2.91亿/mm²，较N5提升6%。这种策略的底层逻辑是：先进制程的成本已占芯片总成本的35%，盲目追求架构革新可能导致客户流失去竞争对手。
三星的激进路线则源于其IDM模式的特殊性。作为唯一同时掌握存储芯片和逻辑芯片制造的企业，三星可通过3D NAND生产线分摊GAA工艺的研发成本。例如其V8 NAND采用176层堆叠技术，与GAA制造中的原子层沉积（ALD）工序高度兼容，这种协同效应使其敢于在3nm节点承担良率风险。
2023年慕尼黑工业大学举办的EDA设计竞赛中，参赛队伍需在给定功耗预算下优化AI加速器性能。使用台积电N5工艺的队伍通过优化SRAM布局，将缓存延迟降低18%；而采用三星3nm GAA的队伍虽晶体管密度更高，却因良率波动导致实际可用芯片数量减少30%。最终冠军方案采用台积电N7工艺，通过双通道内存架构和动态电压频率调整（DVFS），在性能功耗比（PPA）指标上超越所有3nm方案。
这个案例揭示了一个行业真相：制程节点并非决定芯片性能的唯一因素。当英特尔在10nm节点因钴互连技术良率问题停滞时，AMD通过台积电7nm工艺和Chiplet设计实现反超。芯片厂家的真正竞争力，在于如何平衡架构创新、工艺成熟度和供应链稳定性——这解释了为何台积电能占据全球70%的先进制程订单，而三星的3nm客户仍以自家Exynos芯片为主。
官方公众号
